频率，在电路中用作时间或频率的基准源，这个频率经过频率发生器的倍频或分频后就成了体系中各种不同的总线频率、时钟周期。

　　如图1-1所示，石英晶体的压电谐振现象能够用等效电路来模仿，等效电路包含静态电容C0、动态电容C1、谐振电阻R1、以及动态电感L1，等效电路图如图：

　　静态电容C0是指晶体两引脚之间的电容，以水晶为介质，由两个金属电极构成的电容，和晶片电极面积（晶体体积）巨细和频率巨细呈正比。静电容C0太高会发生较大的副波，影响频率安稳性。在实践测数据中，C0值操控在2pF上下时，晶振的输出安稳性能够得到保证。

　　假如负载电容CL很大，静态电容C0的改动对频率改动的影响很小，频率愈加安稳，所以负载高，远端相位噪声好；相反，假如负载电容CL很小，静电容C0的细小改动就会构成频率的明显改动，但近端相位噪声好，简单调整频率，晶振简单起振。

　　动态电容C1表征振动才能，与晶片电极面积（或晶体体积）和频率巨细呈正比。

　　谐振电阻R1表明晶体在固有谐振频率下的等效阻抗，与Q值成反比，而Q值是由成长的水晶料质量决议的。

　　RR：晶振内阻/晶振电阻，是晶振本身的电阻值。RR越大，起振需求的功耗大，假如鼓励电平不变，内阻过大会构成起振困难。

　　ESR：表征能耗，与Q值成反比。Q值是由成长的水晶料质量决议的，Q值越高，固有频率则越安稳。

　　无源晶振因为本身无法输出频率，需求调配外部扩大电路输出频率。在并联型振动器电路中，皮尔斯电路是射极接地的并联振动电路，作业有用且安稳。

　　如图1-2，皮尔斯振动器Pierce Oscillator由晶振、芯片内部的反相扩大器(Amp)、匹配电容C1和C2、以及电阻RF和Rd组成。

　　其间反相部分构成一个扩大电路Amp，驱动电流从XTAL流出，经过晶体本身从EXTAL流入，因而C1也叫Cg，C2叫Gd。

　　负载电容是规划晶体电路最为重要的参数之一，在串联谐振型电路中，不需求负载电容。晶体的频率会依据串联的电容电抗而改动，但在并联型谐振电路中必不可少。

　　CL的值大，远端相位噪声好，假如过大，则会难调整到标称频率，不易起振。CL的值小，近端相位噪声好，简单调整频率，简单起振。晶体时钟的负载电容（CL）主张为8pF ~ 20pF。

　　假如晶体两头的等效电容和标称负载电容存在差异，晶体输出的频率将会和标称作业频率发生误差，叫做频偏。所以为了更挨近晶体的负载电容CL，使晶体输出的频率则越精准，电路需求添加匹配电容CL1、CL2并考虑电路的杂散电容Cstray。电容器CL1和CL2接近晶体XTI和XTO引脚，CL1和CL2能够由以下公式（公式1是通用公式，公式2是准确公式，主张运用公式2）来确认：

　　其间CL是总的负载电容，CL1和CL2是匹配电容，Cs（Cstray）包含XTI/XTO引脚和PCB的寄生电容，一般预估为3 ~ 8pF。

　　反应电阻RF有内置和外置两种，图1-2所示为外置，有的则是内置于主芯片中，此刻晶振两头就不需求再加反应电阻RF。

　　芯片Xin和Xout内部一般是施密特反相器，反相器不能驱动晶体振动，需求并联一个电阻，即RF。电阻完结输出信号反向180度反应到输入端进行负反应，构成负反应扩大电路（Amp）。假如没有加RF，晶振电路也可能会起振，但存在不起振或许停振的危险，反应电阻RF需求保证晶振发动并坚持其安稳，一般RF推荐值为1MΩ-2MΩ。

　　外部限流电阻Rd作用是约束晶振电路的驱动巨细，避免晶体被过火驱动，导致晶体老化或许前期失效，而且阻尼电阻Rd还能够用于按捺电磁搅扰辐射。

　　Rd太小，晶振会承当太多功耗；Rd太大，电路起振条件不能满意，晶振无法正常作业。Rd的值不大，一般推荐值为0Ω-33Ω。依据主芯片的晶振波形起伏要求值，能够经过调整Rd的巨细来调整晶振输出波形的振动起伏。

　　有一个参数叫做负载电容（Load capacitance），负载电容是指在

　　（Crystal）的负载电容 /

　　能够交换吗? /

　　差异图解 /

　　也需求做相应的调整。一般主张选用精度较高的石英晶体，尽可能不要选用精度低的

　　时要注意哪些问题？ /

　　的疑问 /

　　石英晶体谐振器是另一个姓名，英文名（crystal），首要用于在各种电子

　　与LoRaWAN、NB-IoT竞赛，Wi-SUN才是大规模物联网最优解？

　　DGS framework Netflix开发的GraphQL服务器结构

　　在人世做出售的日子#工程师的通关秘籍 #pcb规划 #深度学习 #电子元器件 #电子工程师

　　arduino加以太网，用python做socket tcp服务器，衔接arduino操控接纳数据

　　大疆FPV第一次飞翔录像，脸红，心跳，手抖。还好没有提控回家，飞的跟无人机相同的感觉