都是依据皮尔斯振动器，但不是一切人都知道详细是怎么作业的，只要一部分人能把握详细怎么规划。在实践中，对振动器规划的重视有限，直到发现它不能正常运转（一般是在终究

　　振动器有必要在规划阶段，即在转向制作之前，得到恰当的重视，以防止产品在运用中失利的噩梦场景。

　　石英晶体能够将电能转化为机械能的东西，也能够将机械能转化为电能。这种转化首要发生在谐振频率上。石英晶体的等效模型能够用Figure1来表明：

　　Fa是当电抗Z趋于无穷大时的并联谐振频率，假定Fs为已知量，那么其表达式如下：

　　fs和fa之间的区域（图2中的暗影区域）是并联谐振的区域。在这一区域晶振作业在并联谐振状况，而且在此区域晶振呈电感特性，然后带来了相当于180 °的相移。详细谐振频率FP（可理解为晶振实践作业的频率）表达式如下：

　　依据这个方程，能够经过改动负载电容CL来调整晶体的振动频率。这便是为什么，在晶体标准书中，晶体制作商指出了使晶体在标称频率下振动所需的切当CL。

　　假如负载电容CL=10pF，则其振动频率为：FP = 7995695Hz。要使其到达精确的标称振动频率8MHz，CL应该为4.02pF。

　　振动器由一个扩大器和反应网络组成，反应网络起到频率挑选的效果。Figure 3经过一个框图来阐明振动器的基本原理。

　　为了起振，以下的巴克毫森原则有必要得到满意。即闭环增益应大于1，而且总相移为360°。

　　振动需求初始能量才干发动。通电瞬变和噪声能够供给所需的能量。但是，能量需求满意高才干在所需的频率下触发振动。

　　为了让振动器安稳作业，实践A(f)*B(f)>

　　1，这意味着开环增益应该远远高于1。振动到达安稳状况所需的时刻取决于开环增益。

　　仅仅满意振动条件也不足以解说晶振为什么起振。实践进程是，在这种条件下的扩大器是十分不安稳的，任何搅扰进入这种正反应闭环体系都会使其不安稳并引发振动发动。搅扰或许源于上电，晶振热噪声等。一起有必要注意到，只要在晶振的作业频率范围内的噪声才干被扩大，这部分相关于噪声的悉数能量来说仅仅很小一部分，这也便是为什么晶体振动器需求很长时刻才干发动的原因。

　　皮尔斯晶体振动器有低功耗、低成本及杰出的安稳性等特色，因而常见于运用中。

　　Cs：寄生电容：PCB布线，OSC_IN和OSC_OUT管脚之间的效杂散电容

　　本节讲了不同的参数，以及怎么确认它们的值，以便更好的进行皮尔斯振动器的规划。

　　在简直一切的ST的MCU中，RF是内嵌在芯片内的。它的效果是让反相器作为一个扩大器来作业。

　　Vin和Vout之间添加的反应电阻使扩大器在Vout＝ Vin时发生偏置，迫使反向器作业在线中暗影区)。该扩大器扩大了晶振的正常作业区域内（Fs与Fa之间）的噪声(例如晶振的热噪声)，该噪声然后引发晶振起振。在某些情况下，起振后去掉反应电阻RF，振动器仍能够持续正常作业。

　　负载电容CL是指连接到晶振上的终端电容。CL值取决于外部电容器CL1和CL2，杂散电容Cs。CL值由由晶振制作商给出。

　　振动频率精度，首要取决于振动电路的实践负载电容与晶振制作商给出的CL值是否相同。振动频率是否安稳则首要取决于负载电容值是否保持安稳不变。

　　调整外部电容器CL1和CL2，使振动电路实践的负载电容等于晶振制作商标定的负载值CL参数（晶振标准书一般会供给），能够取得标定的振动频率。

　　假如晶振标准书手册中CL ＝15pF，并假定Cs = 5pF，则匹配电容CL1，CL2有：

　　a、gm是反相器的跨导（高频时单位是mA/V，低频时是μA/V，比方32Khz）。

　　假定CL1 = CL2，并假定电路实践的CL与制作商给定的CL值相同，则gmcrit表达式如下（其间ESR是指晶振的等效串联电阻）：

　　依据Eric Vittoz理论：晶体等效电路的阻抗由扩大器和两个外部电容的阻抗来补偿。

　　为了满意这个理论，gm有必要满意gm>

　　gmcrit, 在这种情况下才满意起振的振动条件。为确保牢靠的起振，增益裕量gainmargin的最小值一般设为5。

　　举个比如，规划一个微控制器的振动器部分，其gm等于25mA/V。假如所挑选的石英晶振的参数如下：

　　假如不能满意增益裕量起振条件(即增益裕量gainmargin小于5)，晶振无法正常起振，应测验挑选一种ESR较低，CL较低的晶振。

　　驱动功率DL和串联电阻Rext这两个参数是彼此联络的，这也便是为什么在同一节中描绘此二者的原因。

　　驱动功率描绘了晶振的功耗。晶振的功耗有必要受到约束，不然石英晶体或许会因为过度的机械振动而导致不能正常作业。一般由晶振制作商给出晶振驱动功率的最大值，单位一般是毫瓦。超越这个值时，晶振或许就会损坏。

　　ESR：是指晶振的等效串联电阻(其值由晶振制作商供给的晶振标准书手册给出)：

　　IQ：是流过晶振电流的有效值，运用示波器可观测到其波形为正弦波。电流值可运用峰－峰值(IPP)。当运用电流探头时(如Figure6)，示波器的量程份额或许需求设置为1mA/1mV。

　　如前面描绘，当运用电位器调整电流值，可使流过晶振的电流不超越最大电流有效值IQmaxrms(假定流过晶振的电流波形为正弦波)。

　　因而，流过晶振的电流峰峰值IPP（可从示波器读到）不该超越IQmaxPP，IQmaxPP表达式如下：

　　这也便是为什么需求外部电阻Rext的原因。当IQ超越IQmaxPP时，Rext是必需的，而且RExt要加入到ESR中去参加核算IQmax。

　　这个电阻的效果是约束晶振的功率，而且它与CL2组成一个低通滤波器，以确保振动器的起振点在基频上，而不是在其他高次谐波频率点上(防止3次，5次，7次谐波频率)。

　　假如晶振的功耗超越晶振制作商的给定值，外部电阻Rext是必需的，用以防止晶振被过火驱动。假如晶振的功耗小于晶振制作商的给定值，就不引荐运用Rext了，它的值能够是0Ω。

　　对Rext值的预估能够经过考虑由Rext和CL2构成了一个滤波器，通带宽度应不小于振动器频率，当振动频率正好等于滤波器截止频率时，有下面公式：

　　首要依据前面的介绍确认好CL1和CL2的值，其次运用电位器来替代Rext，Rext值可预设为CL2的阻抗，然后调整电位器的阻值直到它满意晶振驱动功率要求。

　　在核算完Rext值后要从头核算gainmargin的值（参阅前面内容）以确保Rext值对起振条件没有影响。Rext值的值需求加入到ESR中参加gmcrit的核算，一起要确保gm>

　　gmcrit。

　　假如Rext值太小，晶振上或许会承当太多的功耗。假如Rext值太大，振动器起振条件将得不到满意然后无法正常作业。

　　发动时刻是指振动器发动并到达安稳所需的时刻。石英晶体振动器的发动时刻要比陶瓷晶体振动器的时刻要长。

　　发动时刻受外部CL1和CL2电容影响，一起它跟着晶振频率的添加而削减。不同品种的晶振对发动时刻影响也很大，石英晶振的发动时刻比陶瓷晶振的发动时刻长得多。

　　起振失利一般和gainmargin有关，过大或过小的CL1和CL2，以及过大的ESR值均可引起gainmargin不能满意起振条件。

　　频率为MHz级的晶振的发动时刻是毫秒级的，而32kHz的晶振的发动时刻一般要1～5秒。

　　晶振的牵引度是指作业在正常并联谐振区的晶振频率的改变率。这也用于衡量随负载电容改变而导致的频率改变，负载电容的削减会导致频率的添加，反之负载电容的添加会导致频率的减小。晶振的牵引度表达式如下：

　　本节给出了一个挑选适宜的晶振及外部器材的简易攻略，总共可分为3个首要过程：

　　核算CL1和CL2的值（核算方法见前面章节），并查看标定为该核算值的电容是否能在市场上取得。

　　假如找不到容值为核算值的电容，在对频率的要求不是特别严苛时，挑选市场上能取得的电容中容值距核算值最近的电容，然后转到第三步。

　　射频电路图(Pierce oscillator RF circuit)

　　射频电路(LP Pierce oscillator RF circuit)

　　，但不是一切人都知道详细是怎么作业的，只要一部分人能把握详细怎么规划。在实践中，对

　　规划的重视有限，直到发现它不能正常运转（一般是在终究产品已经在出产时），这会导致项目推迟。

　　，但不是一切人都知道详细是怎么作业的，只要一部分人能把握详细怎么规划。 在实践中，对

　　规划的重视有限，直到发现它不能正常运转(一般是在终究产品已经在出产时)，这会导致项目推迟。

　　电路作业原理图解 /

　　第22课2节AD20+VESC6-4实战教程：走线和扇孔#Altium实战教程

　　第21课1节AD20+VESC6-4实战教程：走线和扇孔#Altium实战教程

　　第13课1节Altium Designer20+VESC6-4实战教程：元器材封装导入#Altium实战教程