时遇到了问题。假如您还记得，不管模仿输入上的电压怎么，微控制器好像总是在读取FFF（HEX）的转化成果。或许是什么原因构成的？

　　A.有许多或许与计时相关的过错源。您能够经过将一切守时信号衔接到逻辑分析仪或多通道示波器（至少需求三个通道才干一同查看一切信号）来开端处理此问题。您在屏幕上看到的内容类似于下图中的时序图。首要保证正在生成发动转化指令 （CONVST）（来自微振荡器或独立振荡器）。一个常见的过错是运用极性过错的CONVST信号。转化仍会履行，但不会在您希望时履行。相同重要的是要记住，CONVST信号一般有一个最小脉冲宽度要求（一般约为50 ns）。来自快速微处理器的规范写入或读取脉冲或许无法满意此要求。假如太短，能够经过刺进软件等候状况来延伸脉冲宽度。

　　保证微在读取周期开端之前等候转化完结。您的软件应该记载转化所需的时刻，或许等候ADC的转化完毕（EOC）指示器在微中生成中止。保证EOC信号的极性正确，不然ADC将在转化过程中引起中止。假如微处理器没有响应中止，则应查看软件中中止的装备。

　　相同重要的是，当串行时钟线（SCLK）不寻址转化器时，考虑串行时钟线的状况。正如我在前面的评论中说到的，某些DAC和ADC不能在接连串行时钟下正常作业。除此之外，某些设备还要求 SCLK 信号一直处于一种特定状况。

　　问：好的我现已发现并纠正了我的软件中的一些过错，作业好像正在改进。转化器的数据跟着输入电压的改变而改变，但转化成果好像没有可辨认的格局。

　　A.相同，有许多或许的过错源。ADC将以直接二进制或二进制补码格局输出其转化成果（BCD数据转化器不再广泛运用）。查看您的微处理器是否装备为承受恰当的格局。假如不能将微装备为直接承受二进制补码，您能够经过将数字与 100 进行独占或 . . . .00 二进制。

　　一般，串行时钟的前沿（上升或下降）将使能数据从ADC流出并进入数据总线。然后，后缘将数据计时到微处理器中。保证微型和ADC在同一约好下作业，而且满意一切树立和坚持时刻。转化成果恰好是人们希望的一半或两倍，这是一个痕迹，标明数据（尤其是MSB）的时钟在过错的边际。相同的问题在串行DAC中表现为输出电压是预期值的一半或两倍。

　　驱动转化器的数字信号应该是洁净的。除了或许对设备构成长时刻损坏外，过冲或下冲还会导致转化和通讯过错。该图显现了一个具有大过冲尖峰的信号，该信号驱动单电源转化器的时钟输入。在这种状况下，时钟输入驱动PNP晶体管的基极。依照一般的做法，器材的P型基板在内部衔接到可用的最负电位 - 在这种状况下，接地。SCLK线伏的偏移足以开端翻开N型基极和P型基板之间的寄生二极管。假如这种状况常常发生，从长远来看，或许会导致设备损坏。

　　在短期内，尽管不会构成损坏，但为一般慵懒的基板通电会影响器材中的其他晶体管，并或许导致为每个施加的脉冲检测到多个时钟脉冲。由此发生的颤动在串行转化器中是一个严峻的问题，但在并行转化器中则不是一个问题，由于读写周期一般取决于第一个施加的脉冲;后续脉冲将被疏忽。可是，假如在转化过程中存在此类信号，串行和并行转化器的噪声功能都会受到影响。

　　该图显现了怎么轻松削减过冲。一个小电阻串联在导致问题的数字线路上。该电阻将与数字输入的寄生电容C（par）结合，构成一个低通滤波器，该滤波器应消除接纳信号上的任何振铃。一般主张运用 50W 电阻，但或许需求进行一些试验。假如数字输入的内部电容缺乏，则或许还需求从输入端添加一个外部电容到地。相同，试验是必要的 - 但一个好的起点是大约10 pF。

　　Q.您说到时钟过冲会下降转化器的噪声功能。从接口的视点来看，我还能做些什么来取得杰出的信噪比吗？

　　A.由于您的体系在混合信号环境（即模仿和数字）中运转，因而接地计划至关重要。您或许知道，由于数字电路是喧闹的，因而模仿和数字接地应坚持独立，仅在一个点衔接。这种衔接一般在电源上进行。事实上，假如模仿和数字器材由公共电源供电，例如+5 V或+3.3 V单电源体系，则别无选择，只能将接地衔接回电源。可是转化器的数据手册中或许有一条指令，用于衔接器材上的引脚AGND和DGND！那么，怎么避免在接地衔接在两个地方时发生接地环路呢？

　　下图显现了怎么处理这一显着的窘境。关键是转化器引脚上的AGND和DGND标签是指这些引脚所衔接的转化器部件。整个设备应被视为模仿设备。因而，在AGND和DGND引脚衔接在一同后，应该有一个衔接到体系的模仿地。固然，这将导致转化器的数字电流在模仿接地层中活动，但这一般比将转化器的DGND引脚暴露在喧闹的数字接地层中要小得多。本例还显现了一个数字缓冲器（称为数字地），用于将转化器的串行数据引脚与噪声串行总线阻隔开来。假如转化器与微处理器树立点对点衔接，则或许不需求此缓冲器。

　　该图还显现了怎么应对运用单个电源为混合信号体系供电的日益常见的应战。与接地状况相同，咱们将独自的电源线（最好是电源层）衔接到电路的模仿和数字部分。咱们将转化器的数字电源引脚视为模仿。但与模仿电源引脚进行一些阻隔（电感方式）是适宜的。请记住，转化器的两个电源引脚都应具有独自的去耦电容。数据手册将引荐适宜的电容，但一个好的经历法则是0.1 μF。假如空间答应，每个器材还应包含一个 10μF电容器。

　　Q.我想运用光阻隔器在ADC和微控制器之间规划一个阻隔的串行接口。运用这些设备时，我应该留意什么？

　　A.光阻隔器（也称为光耦合器）可用于创立简略且廉价的高压阻隔栅。转化器和微型之间存在电流阻隔栅也意味着不再需求衔接模仿和数字体系接地。如图所示，AD7714精细ADC和常用的68HC11微控制器之间的阻隔串行接口只需三个光阻隔器即可完成。

　　可是，规划人员应该意识到，即便串行通讯以较慢的速度运转时，将上升和下降时刻相对较慢的光阻隔器与CMOS转化器一同运用也会引起问题。

　　CMOS逻辑输入规划为由确认逻辑零或逻辑零驱动。在这些状况下，它们供给和吸收最少数的电流。可是，当输入电压在逻辑零和逻辑一之间转化（0.8 V至2.0 V）时，栅极将耗费更多的电流。假如所运用的光阻隔器的上升和下降时刻相对较慢，则在死区中花费的时刻过长会导致栅极自热。这种自发热倾向于将逻辑门的阈值电压向上移动，这或许导致转化器将单个时钟边缘解释为多个时钟脉冲。为了避免这种阈值颤动，来自光阻隔器的线路应运用施密特触发电路进行缓冲，以便为转化器供给快速、尖利的边缘。

　　问答——2 /

　　--9 /

　　-10 /

　　) /

　　（ADC）之前规划输入装备或“前端”关于完成所需的体系功能至关重要。优化全体规划取决于许多要素，包含运用的性质、体系分区和ADC架构。以下问题和答案要点介绍了影响运用放大器和变压

　　攻略 /

　　（ADC）AD2105。图中还显现了DSP用于与ADC通讯的时序。构成